正解

磁化可能なアルミの円盤である【プラッタ】を重ねて構成されるHDDにおいて、全てのディスク面で半径方向の距離が同じトラックの集合を【シリンダ】と呼ぶ。データを読み書きする際、アームを目的のトラックへ移動させる時間を【シーク時間】、目的のセクタがヘッドの下に来るまで待つ時間を【回転待ち時間】と呼ぶ。後者は、ディスクが1分間に回転する数（RPM）に依存し、一般に平均的な遅れとして【1/2】回転分の時間が計算に用いられる。

用語の階層：

プラッタ（円盤）
 └ トラック（同心円1本）
     └ セクタ（トラックを分割した最小単位）
シリンダ = 全プラッタの同じ半径のトラックの集合（縦の束）

問題：平均シーク時間10ms、ディスク回転数6,000 RPM、データ転送時間1ms。平均アクセス時間は？

正解16（ms）

公式：

平均アクセス時間 = 平均シーク時間 + 平均回転待ち時間 + データ転送時間

手順： 1. 平均シーク時間 = 10 ms（問題文より） 2. 平均回転待ち時間： - 6,000 RPM = 1分に6,000回転 = 1秒に100回転 - 1回転にかかる時間 = 1/100秒 = 10 ms - 平均回転待ちは半回転なので 10 ÷ 2 = 5 ms 3. データ転送時間 = 1 ms（問題文より） 4. 合計 = 10 + 5 + 1 = 16 ms

⚠️ 問題文の罠：「6,000 RPM（1秒間に6,000回転）」という括弧書きは誤り。RPM は Revolutions Per Minute（1分あたり）。解説スライドも1分基準で計算している。同じ形式の問題が出たら必ず「毎分」で計算すること。

正解

SSDは半導体メモリを使用したディスク装置であり、主な構成要素はデータを記録する【フラッシュメモリ】、バッファとして機能する【揮発メモリ（SRAM/DRAM）】、およびデバイス全体を制御するコントローラである。データの読み書きは【ページ】という単位で行われるが、消去は複数のページをまとめた【ブロック】単位でしか行えないという制約がある。また、1つのメモリセルに3ビットの情報を保持する方式は【TLC】と呼ばれる。

最重要の非対称性：

読み出し・書き込み → ページ単位（小）
消去           → ブロック単位（大）  ← ここが不揃い！

この非対称性のせいで、書き換え時に「消してから書く」必要が生じ、ガベージコレクション／ウェアレベリング／ライトアンプリフィケーションといった問題が出てくる。

セルあたりのビット数：

正解

【RAID 0】は、データを複数のディスクに分散させるストライピングを行うが、冗長性がないため、全体の信頼性は個々のディスクよりも低下する。一方、【RAID 1】は全てのディスクの複製を作ることで信頼性を高めている。パリティを利用する方式のうち、【RAID 4】は専用のパリティドライブを持つが、書き込みが集中してボトルネックになる欠点がある。この負荷を分散させるために、パリティを全てのドライブに分散させたのが【RAID 5】である。また、RAID 2やRAID 3という方式では、全てのドライブのアームの位置と回転を【正確に同期】させなければならない。

RAIDレベル早見表（期末で必出）：

💡 RAID 4 → 5 の流れが問われやすい。「専用パリティ＝集中してボトルネック」→「分散させて解決」というストーリーで覚える。

問題：最大転送速度120MB/sのHDDを4台用いてRAID 0またはRAID 1を構成する。理論上の最大転送速度が高いのはどちらで、その速度は？

正解RAID【0】／【480】MB/s

考え方：

RAID 0 は「並列に別々のデータを流す」ので台数倍。RAID 1 は「同じデータを重複して書く」だけなので速度は増えない。

⚠️ 性能と信頼性のトレードオフを必ずセットで答えられるように： RAID 0 は速いが冗長性ゼロ、RAID 1 は遅い（容量効率50%）が冗長性あり。

問題：Bluetoothにおいて、パソコンがマウスやキーボードなどの周辺機器に対して、どのアドレスを用いるか、いつ送信して良いかを指示する方式は？

正解マスター・スレーブ方式

なぜ：Bluetoothはピコネットを構成し、1台のマスターが最大7台のアクティブなスレーブを制御する。マスターがアドレス割り当てと送信タイミング（スロット）を一方的に指示し、スレーブはマスターに許可されたときだけ送信する。「PC＝マスター、マウス／キーボード＝スレーブ」という関係がそのまま答え。

補足：Bluetooth 5.x以降の仕様書では Central / Peripheral という呼称に置き換えられているが、講義用語はマスター・スレーブ。

問題：送信元から宛先へパケットをどのような経路で通すかを決定し、サブネットの動作を制御する層は？

正解ネットワーク層（第3層）

キーワード「経路（ルーティング）」＝ネットワーク層。IPが動く層。

OSI 7階層 全部入り表（丸ごと覚える）：

紛らわしい2ペアの区別： - ネットワーク層 vs データリンク層：ネットワーク層はエンド間の経路全体、データリンク層は隣り合うノード間の1ホップ。「サブネットの動作を制御」＝ネットワーク層。 - ネットワーク層 vs トランスポート層：ネットワーク層はどの道を通るか、トランスポート層はちゃんと届いたか（信頼性）。

問題：OSI参照モデルを7層とする設計方針として挙げられているもののうち、誤っているものはどれか？

正解層の境界は、インターフェースを横切る情報の流れを【最大化】するように選ぶべきである → 正しくは「最小化」

なぜ最小化か：層間で受け渡す情報が少ないほど、層同士の依存が弱くなり、ある層の実装を差し替えても他層に影響しない（＝疎結合／独立性が保てる）。これが階層化の目的そのもの。情報の流れを最大化したら、層に分ける意味がなくなる。

他の3つはすべて正しい設計方針：

💡 これはOtoが普段言っている「設計は正しさではなく適合性」の話とも噛み合う。層分割の判断基準はインターフェースの細さであって、機能を綺麗に分けること自体が目的ではない。

問題：VPNを導入したネットワークにおいて、遠隔地にいるユーザはどのようにデータを利用できるか？

正解データが物理的に遠くにあっても、あたかもローカルにあるかのように利用できる

なぜ：VPN（Virtual Private Network）は、公衆回線上に暗号化されたトンネルを掘って、仮想的な専用線を作る技術。ユーザから見ると、遠隔地のリソースがあたかも同じLAN内にあるかのように扱える。これが「Virtual（仮想的な）Private（専用）Network」という名前の意味。

問題：AIアクセラレータの設計指針において、DRAMへのアクセスを最小化するために推奨されているチップ内の構成は？

正解大容量のバッファを用意し、一度読み込んだデータを使い回す

なぜ：DRAMアクセスは演算そのものより桁違いにエネルギーを食う（オンチップSRAM比で100倍規模と言われる）。だからAIアクセラレータでは「演算器を速くする」より「DRAMに何回行くかを減らす」ことが設計の主眼になる。大きなオンチップバッファに重みや中間データを置いて再利用（data reuse）するのが定石。

💡 選択肢の分類が見えると一瞬で解ける：投機実行・アウトオブオーダー・クロック向上はすべて「昔の汎用CPUのやり方」。ASICはそれと逆をやるから効率がいい、というのが講義の主旨。

問題：Google TPUにおいて、大容量SRAMの読み書きによる電力消費を抑えるため、データを行列内で波状に伝播させてバッファへのアクセス頻度を減らす仕組みを何と呼ぶか？

正解シストリック実行（シストリックアレイ / systolic array）

なぜ：「シストリック（systolic）」は心臓の収縮を意味する語。心臓が血液を送り出すように、データが演算器の格子を波のように流れていく。 通常の演算では「バッファから読む → 計算 → バッファに書く」を毎回繰り返すが、シストリックアレイでは隣の演算器に直接データを渡すので、途中でSRAMに触らない。→ メモリアクセス回数が激減 → 電力効率が大幅向上。

通常方式                        シストリックアレイ
 SRAM → PE → SRAM              SRAM → PE→PE→PE→PE → SRAM
 SRAM → PE → SRAM                     ↓  ↓  ↓  ↓
 SRAM → PE → SRAM                     PE→PE→PE→PE
 （毎回SRAMに往復）                    （PE間で直接受け渡し）

問題：トランジスタ数は増やせても、熱の問題などから「同時に動かせる数」には限界があり、チップの大部分を眠らせておく必要があるという物理的な限界を何と呼ぶか？

正解ダークシリコン問題

なぜ：微細化でトランジスタは載せられるが、デナードスケーリングが崩壊して電力密度が下がらないため、全部を同時に通電すると発熱で焼ける。だから常にチップの一部を電源オフ（＝暗いシリコン）にしておくしかない。 → この制約が「どうせ全部同時に動かせないなら、用途ごとに特化した回路をたくさん載せて、必要なものだけ起動させよう」というドメイン特化アーキテクチャ（ASIC/アクセラレータ）への転換を後押しした。

⚠️ 「デナードスケーリング」と「ダークシリコン問題」の関係を答えられるように： デナードスケーリングの崩壊（原因） → 電力密度が下がらない → ダークシリコン問題（結果）

正解

デナードスケーリングは2005年頃に崩壊したと言われている。その主な原因は【発熱】の問題であり、チップを微細化しても【消費電力】が下がらなくなったため、無理に性能を上げようとするとチップが溶けてしまうという物理的限界に直面した。 また、集積されるトランジスタ数は増やせても、熱などの制約から「同時に動かせる数」には限界があるというダークシリコン問題により、チップの大部分を【眠らせておく】必要が生じた。その結果、投機実行などの【贅沢な】回路を多く積んだ汎用プロセッサは電力効率の悪さが顕著になり、コンピュータアーキテクチャは特定の領域を強化する設計へと舵を切ることになった。

デナードスケーリングとは（説明できるように）：

トランジスタの寸法を 1/k に微細化すると、電圧も 1/k に下がるので、単位面積あたりの消費電力（電力密度）が一定に保たれるという法則。 → つまり「微細化すればするほど、同じ電力でより多くのトランジスタを高速に動かせる」という黄金時代を支えていた。

なぜ崩壊したか：

微細化が進むとリーク電流（漏れ電流）が無視できなくなり、しきい値電圧をこれ以上下げられなくなった → 電圧が下げられない → 電力密度が下がらない → 発熱が増大。

問題：分散システムがもたらす主な3つの価値として、資料に挙げられているものの組み合わせは？

正解経済性/拡張性、可用性、低レイテンシ

💡 消去法のコツ：「物理時計の完全同期」「グローバルクロック」が入っている選択肢は必ず誤り。分散システムの根本前提を否定しているから。

問題：RPCにおいて、応答がなければリクエストを再送し、サーバ側で同じ処理が複数回実行されるリスクがある（そのため冪等性が必須となる）設計パターンは？

正解At-least-once（最低1回）

RPCの呼び出しセマンティクス 全体像：

冪等性（idempotency）とは：

同じ操作を何回実行しても結果が変わらない性質。 例）残高を1000円に設定する → 冪等 ✓ ／ 残高に1000円加算する → 冪等でない ✗

💡 Otoが作ってきたAPI設計（予約システムの決済まわりなど）でまさに効いてくる概念。再送されうる前提でAPIを設計する、という話。

問題：2相コミット（2PC）において、コーディネーターが途中で故障した際に参加者全員が身動きを取れなくなる問題を何と呼ぶか？

正解ブロッキング問題

2PCの流れと、どこで詰まるか：

【フェーズ1：準備】
  コーディネーター ──"Prepare?"──→ 参加者全員
  参加者は準備してロックを取り、"Yes/No" を返す
                                          ↓
【フェーズ2：コミット】
  コーディネーター ──"Commit/Abort"──→ 参加者全員
       ↑
  ★ここでコーディネーターが故障すると…
  参加者は「Yes」と答えた後、ロックを握ったまま
  Commit すべきか Abort すべきか分からず永久に待つ ＝ ブロッキング問題

解決の方向性：3相コミット（3PC）、あるいは Raft / Paxos のような合意アルゴリズムでコーディネーター自体を冗長化する。

問題：CAP定理において、ネットワーク分断（P）が発生した際に、現実の分散システムが迫られる実質的な2択は？

正解C（一貫性）かA（可用性）のどちらを優先するか

なぜ：現実のネットワークでは分断（P）は必ず起きる。だから P を捨てるという選択肢は事実上ない。→ 分断が起きたとき C を守るか A を守るかの二択になる。

正解

CAP定理は、【一貫性】（Consistency）、【可用性】（Availability）、【ネットワーク分断耐性】（Partition Tolerance）の3つの指標のうち、分散システムにおいて同時に満たせるのは最大で【2】つまでであると述べている。現実のネットワークにおいては、ネットワークの【分断】は必ず発生するため、分散システムには【ネットワーク分断耐性】（P）が不可欠である。そのため、実質的には以下の2つの設計方針から選択することになる。 - 【CP】：可用性を捨てて、データの【一貫性】を守るモデル。 - 【AP】：一貫性を捨てて、システムの【可用性】を守るモデル

3要素の意味：

CP と AP の選択（具体例で覚える）：

💡 Otoの予約システムで言えば、ダブルブッキング防止＝一貫性が絶対なので CP 寄りの設計が正しい、という具体例で覚えられる。

問題：Lamportの理論時計における「Happened-Before関係（a→b）」の定義として誤っているものは？

正解L(a)<L(b)であれば、必ずaとbの間には因果関係（a→b）が存在すると断定できる → これがLamport時計の最大の弱点。逆は成り立たない。

論理の向きを正確に：

  a → b  ⟹  L(a) < L(b)   ◯ 正しい（因果関係があれば必ず順序がつく）
  L(a) < L(b)  ⟹  a → b   ✗ 誤り（順序がついていても因果関係があるとは限らない）

なぜ逆が成り立たないか：全く無関係な2つのプロセスで独立に起きたイベント（＝並行 concurrent な関係）でも、たまたまカウンタの値に大小がついてしまうから。因果関係がないのに「あった」と誤判定してしまう。 → これを解決するのがベクトル時計（Vector Clock）。

正解

分散システムにおいて、個体差やネットワーク遅延がある物理時計には限界がある。そこでLamportは、物理的な時刻を捨て、イベントの【因果関係】（Happened-Before）だけを追う「理論時計」を提唱した。 Happened-Before関係（記号：【→】）は、以下の3つのルールで定義されます。 - 同じプロセス内なら、ステップaがbより前なら【a→b】である。 - メッセージ送信イベントaと、その受信イベントbなら【a→b】である。 - 【推移律】：a → b かつ b → c なら a → c である。 ただし、Lamportの理論時計には弱点があり、L(a) < L(b) という結果が得られたとしても、aとbの間に必ずしも【因果関係がある】とは言えないという点に注意が必要です

Lamport時計のアルゴリズム（3行で書ける）：

1. 各プロセスはカウンタ L を持つ（初期値0）
2. 自分でイベントを起こすたび：      L = L + 1
3. メッセージ受信時：                L = max(L_local, L_msg) + 1

正解

分散システムのアルゴリズムを設計する際、どのような環境で動くかを明確にする「システムモデル」の定義は不可欠である。前提条件を整理しなければ、アルゴリズムの【正当性】を証明することができないからである。 特に、ノードがどのように故障するかを定義する「障害モデル」には、主に以下の3つのレベルがある。 - Crash-stop: ノードが故障すると、そのまま完全に【停止する】モデル。 - Crash-recovery: 故障しても【ディスク】の状態を保持しており、復旧して【継続動作】することを想定したモデル。 - Byzantine: 最も複雑なモデルであり、故障したノードが「【裏切り者】」として振る舞い、バグや悪意によって【嘘のメッセージ】を送信する可能性まで考慮する。

3つの障害モデル（厳しさの順）：

💡 「ビザンチン将軍問題」が語源。裏切り者の将軍が味方に嘘の作戦を伝えても、正しい将軍たちが合意に至れるか？という問題。

問題：Raftアルゴリズムにおいて、複数のノードが同時に立候補して選挙が長引くのを防ぐために導入されている仕組みは？

正解タイムアウト時間をノードごとにランダムに設定する

なぜ：全ノードが同じタイムアウト時間だと、リーダーが落ちたとき全員が同時に立候補して票が割れる（split vote）。誰も過半数を取れず、また同時にタイムアウトして…を繰り返し、選挙が永久に終わらない。 → タイムアウトをランダム化（例：150〜300msからランダムに選ぶ）すると、最初にタイムアウトした1台だけが先に立候補でき、他が起きる前に過半数の票を集められる。シンプルだが極めて効果的な設計。

問題：一般的なデータセンタと比較した際の、WSCの主な特徴は？

正解1つの組織によって占有され、少数の大きなアプリケーションが実行される

WSC vs 一般的なデータセンタ：

問題：WSCにおいて、最も重要とされる要件は？

正解構成機器、ファシリティ、電気代などを含めた「コスト効率」

なぜ：WSCは数万台規模なので、サーバ本体の価格だけでなく、建物・冷却設備・電気代（＝ファシリティコスト）が総所有コスト（TCO）の大きな割合を占める。1台あたり数%の電力削減が、全体では莫大な金額になる。だから「絶対性能」ではなく「性能/コスト」「性能/W」で設計判断する。

💡 WSC vs スパコンの対比で覚える：スパコンは「絶対性能」、WSCは「コスト効率」。

問題：データセンタの効率を示す指標「PUE（Power Usage Effectiveness）」の計算式は？

正解PUE = WSC全体が消費する電力 ÷ IT機器が消費する電力

              WSC全体が消費する電力（IT機器 + 冷却 + 照明 + 電源損失…）
  PUE  =  ───────────────────────────────────────────────
                    IT機器が消費する電力（サーバ・ストレージ・NW機器）

値の読み方：

⚠️ 分子と分母を逆にした選択肢が必ず用意されている。 覚え方：PUEは「1.0が理想で、大きいほど悪い」→ 分子が「全体」でないと1以上にならない。

問題：WSCのストレージ接続方式として「DAS（Direct Attached Storage）」が採用される理由として適切なものは？

正解Read時に、内蔵HDD/SSDにデータがあればネットワーク帯域を消費しない

なぜ：DASはサーバに直接ディスクを内蔵する方式。WSCでは「計算をデータのある場所に持っていく（data locality）」という設計思想があり、必要なデータがローカルディスクにあればネットワークを一切通らずに読める。数万台規模ではネットワーク帯域が最も貴重な資源なので、これが決定的に効く。（HadoopのHDFSやGFSがまさにこの思想。）

ストレージ接続方式の比較：

⚠️ Read と Write の非対称性が答えの分かれ目。Readはローカルで済むが、Writeはレプリケーションのためにネットワークを使う。

問題：Rowhammer攻撃において、意図しないビット反転が発生する直接的な原因として最も適切なものは？

正解特定のメモリ行への高速な連続アクセスによって発生した電圧変動のノイズが隣接行に干渉し、電荷のリークを加速させるため

メカニズム（DRAMの構造と結びつけて理解する）：

DRAMは微細化で行と行の間隔が極めて狭い
        ↓
ある行（攻撃行）を何万回も高速に ACTIVATE / PRECHARGE
        ↓
その電圧変動のノイズが電気的に隣接行へ干渉（クロストーク）
        ↓
隣接行のキャパシタの電荷リークが加速
        ↓
リフレッシュ周期（通常64ms）が来る前に電荷が失われる
        ↓
ビットが 1 → 0 に反転（ソフトウェアの権限チェックを経ずにメモリが書き換わる！）

→ ページテーブルのエントリを狙って反転させれば権限昇格が可能になる。「ソフトウェアのバグではなく、物理現象を突く攻撃」という点が本質。

問題：DRAMのRowhammer対策として導入されている「TRR（Target Row Refresh）」とその現状に関する正しい記述は？

正解頻繁にアクセスされる行を監視して隣接行を強制リフレッシュする機能だが、不規則なアクセスパターンによって監視をすり抜ける攻撃手法が実証されている

TRRの仕組みと限界： - 仕組み：メモリコントローラ／DRAM側がアクセス回数の多い行（aggressor row）を監視し、その隣接行を通常の周期を待たずに強制リフレッシュして電荷を回復させる。 - 限界：監視できる行数にはハードウェア資源の上限がある。攻撃者が多数の行を不規則に叩く（many-sided hammering）と、監視テーブルが溢れて検出をすり抜ける。TRRespass などの研究でDDR4のTRRが破られることが実証された。

正解

サイドチャネル攻撃とは、現代の暗号において【数学】的な欠陥を探し解読することが極めて困難になったことから注目されている手法です。この攻撃は、暗号アルゴリズムそのものを攻撃するのではなく、暗号処理を実行するハードウェアが物理的な実体を有することに着目します。 計算中にハードウェアから漏れ出る【物理的な情報】を外部から観察するのが特徴で、具体的な情報の例としては、消費電力、【電磁波】、処理時間などが挙げられます。これら物理的な副産物を分析することで、最終的にハードウェア内部の【秘密鍵】を推測することを目的としています。

サイドチャネルの種類：

💡 本質：「アルゴリズムは数学的に安全でも、それを動かす物理的な実体が情報を漏らす」。暗号の強度と実装の強度は別物、という話。

問題：サイドチャネル攻撃（電力解析攻撃）が可能となる物理的な根拠として、CMOS回路の特性に関する正しい記述は？

正解データが「0から1」や「1から0」へ反転するスイッチングの瞬間に電流が流れて電力を消費するため、処理内容に応じた波形の差が生じる

なぜ：CMOS回路の消費電力の大半は動的消費電力（dynamic power）で、これは信号が遷移（スイッチング）するときに負荷容量を充放電することで発生する。

  P_dynamic = α × C × V² × f
      α : スイッチング確率（＝どれだけ値が反転したか）

値が変化しないビットはほとんど電力を消費しない。逆に言えば、「何ビット反転したか」が消費電力波形に現れる。秘密鍵のビットパターンによって反転するビット数が変わるので、波形を大量に集めて統計処理すれば鍵が推定できる（＝DPA）。

💡 一貫した鍵：CMOSは「状態」ではなく「遷移」で電力を食う。この一文を覚えていれば6択が一瞬で潰せる。 対策：電力波形を平坦化する（マスキング／ハイディング）、ランダムなダミー演算の挿入など。